我把204b的标准看下来，感觉链路层在整个204b中是最重要且最复杂的地方，因为是在链路层建立的同步链路，且子类1的确定性延迟也是在这里实现的。
同步链路的建立，也就是确定帧边界与多帧边界，这通过三个阶段来实现————CGS、ILAS和DATA，这在入坑记中已经记录过了，CGS是TX发一堆K28.5字符直到RX将SYNC~解除置位，ILAS是按照规定格式发送四个多帧，最后进入数据阶段。
而关注的确定性延迟就是在CGS至ILAS过渡的地方实现的。
同步链路的三个阶段的具体操作去翻入坑记，这里我重新梳理下确定性延迟的实现。
AD9691时钟输入范围0.3~4GHz，当时钟频率为采样率的整数倍时，需要使用input clock divider。
DA可直接输入时钟源(~2.8GHz)，或使用内置PLL(f_ref=35M~1GHz)。
DA也就是204B的RX，还需要注意Link Delay，让LMFC有相同延迟–>LMFC_rx对应帧边界。
之前的入坑篇是看ADI的Survival-Guide，结果我发现还是不如直接看官方标准来得快啊…又是走了条弯路。之前看的稀里糊涂，这次重新整理下传输层组帧的过程。
首先传输层是用来组帧的，将样本转换为non-scrambled Octects。
映射关系可以分为几种，包括：
目测在使用过程中多是最后一种映射，举例就用它了。注意到一个地方，多通道相对于单通道有一个HD(High Density)参数，HD=1表示一个样本会被分割至多个lanes。
然后明确一个点，就是多数情况下S=1，这样帧时钟等于采样时钟。另外看ADI的datasheet提到K一般取32。
多通道下将样本映射为Octects的过程如下图所示，其中重要的点就在于添加控制位/字和结束位/字。
正式入坑jesd204b。哦也…在此把一些阅读的基础内容做下记录
相较于AD/DA和FPGA之间的并行LVDS接口，jesd204使用帧串行数据链路及嵌入式时钟和对齐字符，所需引脚数大量减少(那一天，我又想起了画板布线时被几十组并行LVDS信号支配的恐惧…)。
而jesd204b是该规范的第三个版本，特点是可知链路上串行数据的确定延迟，这对有相参性要求（固定延迟）的设计来说尤为重要。
204b定义了三种设备子类，包括子类0、1、2，其中子类1主要针对工作在500MSPS及以上的转换器，目前大多数AD/DA也是采用class 1。接下来也主要针对class 1做学习。
这两天使用fifo generator的时候，对First-Word Fall-Through(FWFT)模式详细看了下，发现了一点有趣的细节。
首先知道FWFT模式相对于Standard模式不同的是，不需要读命令，fifo自动将最新的数据放在dout上，这样对fifo读出的使能和数据能做到同步，控制更简单一些。从时序图上能很容易地明白。
而特别的地方就在于如何实现提前将数据放在rd_dout上，查看datasheet发现是这么说的
By providing the capability to read the next data word before requesting it, first-word fall-through (FWFT) implementations increase the depth of the FIFO by 2 read words.
在知乎上看见的专栏写得挺清楚的
内存系列一：快速读懂内存条标签
内存系列二：深入理解硬件原理
需要注意的是，层级关系是channel＞DIMM＞rank＞chip＞bank＞row/column，是由多个chip组成了一个rank，每个chip数据宽度8bit，那么64bit数据宽度由8个chip级联组成，每个chip再划分为bank，往下就是最小单位rou/colum，具体可参考图解RAM结构与原理。
Xilinx 7Series FPGA的存储器接口示意图如下：
详细的接口定义在UG586_P92。
在长序列与短序列进行卷积时(特别是输入序列变长或无限长)， 常采用分段卷积的方法处理。即将长序列分段为多个子段，对每个子段分别计算线性卷积后，再将每段计算输出按照一定的关系组合在一起，即可得到与原序列计算卷积相同的结果。
这样可降低运算量并提高实时性，特别是对子段的计算采用FFT方法，进一步提高速度。
开始提到分段卷积应用于两序列的长度相差较大时，而对于何时用分段卷积何时用FFT计算，维基上有详细比较的示例。
而分段卷积根据方式不同，有重叠相加法和重叠保留法两种，我在一篇文章中看到过介绍说，两种方法的计算效率相同，所以要实际应用时分情况选择。
通过雷达分辨单元与雷达目标尺寸比较，将雷达目标区分为：
若目标尺寸远小于雷达分辨单元，视为点目标处理；若目标尺寸远大于雷达分辨单元，视为扩展目标处理。
例如使用LFM波形，设基带带宽为100MHz，则距离分辨率为$\delta_r = c/2B = 1.5m$，远大于该尺寸的目标应视为扩展目标。
对于点目标来说，其数学模型由雷达散射截面(RCS)描述；而对于扩展目标而言，需要结合散射中心的理论进行建模。参考论文中的描述是：
扩展目标的电磁散射场可认为是各个散射中心的散射场叠加形成的，其电磁散射特性可以认为由其若干个散射中心共同作用的结果。
此时只需要将扩展目标的各个散射点在自身散射特性的基础上进行矢量叠加便可得到整个扩展目标的散射特性描述。
今天仿matlab的时候用到卷积函数conv(u, v)，然后看到参考文档中的描述是
Convolution and polynomial multiplication
突然就觉得很奇怪，为什么会等价于多项式乘法呢。
然后看了下example吓了一跳，从数学表达式上来看完全就是一样的东西嘛。
Create vectors u and v containing the coefficients of the polynomials $x^2+1$ and $2x+7$.
u = [1 0 1];v = [2 7];
Use convolution to multiply the polynomials.w = conv(u,v)
w = 2 7 2 7
w contains the polynomial coefficients for $2x^3+7x^2+2x+7$.
然后就去google卷积，发现了知乎上一个回答挺有趣的，怎样通俗易懂地解释卷积？
这个回答中的图示没有用教科书中讲的反褶+时移相乘，而是$x[n]$乘以$y[k]$的时移和叠加。回答者的描述是
可以看到卷积的重要的物理意义是：一个函数（如：单位响应）在另一个函数（如：输入信号）上的加权叠加。
通俗的说：
在输入信号的每个位置，叠加一个单位响应，就得到了输出信号。
回想一下信号与系统的知识，可以说这个回答非常符合认知，也能和上面的多项式相乘对应起来。
接触了很久的卷积现在才发现有着这么层意思在里面，只能说当年学得太渣…残念…